Цветовая схема:
C C C C
Шрифт
Arial Times New Roman
Размер шрифта
A A A
Кернинг
1 2 3
Изображения:

Курсы

Система автоматизированного проектирования (структурный (логический)/Физический синтез)

Отправить заявку

Описание

КАТЕГОРИЯ СЛУШАТЕЛЕЙ

Программа может быть использована в составе программ бакалавриата и магистратуры по направлениям «Конструирование и технология электронных средств» и «Электроника и наноэлектроника» как дисциплина по выбору студента или факультатив, программ дополнительного образования повышения квалификации в области технологии производства наноразмерных полупроводниковых приборов и интегральных схем, а также как самостоятельный курс кратковременного повышения квалификации для инженеров, работающих в области проектирования цифровых СБИС с применением современных маршрутов и некоммерческих средств проектирования OpenLane.

УЧЕБНО-ТЕМАТИЧЕСКИЙ ПЛАН

  • Базовые понятия и синтаксис командной строки Linux и языка TCL 7Организационный этап
  • Базовые сведения о Verilog HDL
  • Структура директорий OpenLANE
  • Подготовка и добавление нового проекта
  • Логический синтез средствами маршрута OpenLANE
  • Оценка результатов синтеза
  • Основные понятия и этапы синтеза топологии интегральных микросхем;
  • Синтез топологии интегральных микросхем в среде САПР с открым кодом OpenLane;
ФОРМА ОБУЧЕНИЯ

Очная.

min – 5 чел.

max – 15 чел.

ОБЩЕЕ КОЛИЧЕСТВО АКАДЕМИЧЕСКИХ ЧАСОВ

Объем программы (вариативный) max:

  • 72 часов – лекции и практические занятия
  • 20 часов  – изучение дополнительных материалов, выполнение заданий, консультации с преподавателями.

УЧЕБНОЕ ОБОРУДОВАНИЕ

•Занятия проводятся в оснащенных учебных классах или на рабочих местах слушателей. 

ДОКУМЕНТ ПО ОКОНЧАНИИ ОБУЧЕНИЯ

Удостоверение о повышении квалификации.




Программа

Персональная компетенция 1: 

Описание компетенции

Использовать топологию интегральных микро схем.

Результаты освоения компетенции

Знать
•Правила проектирования RTL.;

•Язык описания оборудования (HDL);

•Методы проектирования Verilog или VHDL;

•Методы проектирования RTL Verification;

•Этапы логического синтеза;

•Анализ STA после синтеза;

•Принципы планирования кристалла;

•Принципы распределения тактового сигнала;

•Принципы и правила трассировки;

•Принципы процесса проектирования ASIC являются;

•Этапы маршрута OpenLANE;

•Картирования Gtech;

•Планировку кристалла и синтез сетки питания;

•Базовые понятия и синтаксис командной строки Linux и языка TCL;

•Принципы Создание и редактирование текстовых файлов;

•Метасимволы, используемые в регулярных выражениях;

•Принципы Конвейерной обработки;

•Принципы перенаправления стандартных потоков;

•Принципы создания ссылок;

•Принципы создания скриптов;

•Принципы Архивирования;
Уметь
-спроектировать схему, отвечающую ограничениям на уровне моделирования микроархитектуры;

-Проектировать RTL Design;

-Сопоставлять технологии  из сопоставления постоптимизированного списка соединений GTECH со стандартными ячейками, описанными в PDK;

-Выполнять анализ настройки для различных групп путей………..;

-Планировать область кремния и создавать надежную сеть распределения питания (PDN) для каждого из отдельных компонентов синтезированного списка соединений;

-Поместить стандартные ячейки в ряды плоскости пола двумя этапами;

-Создавать сети распределения тактового сигнала;

-Планировать кристал и синтез сетки питания;

-Выполнять команды Linux / Unix;

Иметь практический опыт

-создания физического прототипа разрабатываемого устройства



Стоимость

Форма обучения Количество часов Продолжительность Стоимость занятия(руб.) Стоимость курса(руб.) Скидки(%) Цена со скидкой
Система автоматизированного проектирования (структурный (логический)/Физический синтез) Объем программы (вариативный) max: 72 часов – лекции и практические занятия 20 часов – изучение дополнительных материалов, выполнение заданий, консультации с преподавателями вариативный От 50 000 – 1 чел

Записаться на курс

Наши контакты

загрузка карты...

Адрес: Зеленоград, ул. Академика Валиева, д.6, стр.1

Телефон: +7 (495) 229 70 64

E-mail: info@neo-niime.ru